说起西部数据，我们第一个想到的肯定是硬盘，但其实在CPU处理器范畴，西数也是研究颇深，2018年末就发布了根据RISC-V指令集的自主通用架构SweRV、开源的SweRV指令集模仿器(ISS)，并向第三方芯片厂商敞开。
西数SweRV是一种32位次序履行架构，双路超标量规划，9级流水线，支撑SMT同步多线程。
第一个版别Swe Core EH1选用台积电28nm工艺制作，运转频率高达1.8GHz，模仿功能可达4.9 CoreMark/MHz，略高于ARM A15。
今日，西数发布了两款新的SweRV中心产品SweRV Core EH2、SweRV Core EL2，都归于微控制器专用CPU。
SweRV Core EH2根本架构不变，工艺晋级为台积电16nm FinFET造，以取得功能、功耗、面积的最佳平衡，模仿功能提高29％到达6.3 CoreMark/MHz，内核面积缩小39％仅为0.067平方毫米。
它仍然可用于SSD控制器等范畴，而更强的功能、更小的面积使其使用潜力更大。
SweRV Core EL2是一个超级精简版，仍是32位次序架构、16nm工艺，但改成单路超标量、4级流水线、单线程，内核面积只要戋戋0.023平方毫米，功能约3.6 CoreMarks/MHz。
它大多数都用在替代控制器SoC中的时序逻辑、状态机，它们都必须尽可能的小。
西数表明，EH1、EH2、EL2中心都会在近期出现在很多产品中，但没有泄漏详细名单(或许自家SSD主控?)，而这些中心都会持续对外敞开，以强大RISC-V的生态。
此外，西数还发布了根据以太网OminXtend的缓存一致性技能的硬件参阅规划，开发者可引进自己的芯片规划中，比方GPU、FPGA、机器学习加速器等等。
西数已将此规划交给芯片联盟(Chips Alliance)，后者往后将担任OmniXtend协议的进一步开发。
